电容在PCB的EMC设计中的功用解析

滤波电容在EMC中的功能

电容在PCB的EMC设计中是使用最为广泛的器件。电容按功能的不同可以分为三种:

去耦（Decouple）：打破系统或电路的端口之间的耦合，以确保正常操作。

旁路（Bypass）：为产生瞬态能量的地方提供一个到地的低阻抗通路，是良好退耦的必备条件之一。

储能（Bulk）：储能电容可以保证在负载快速变化时电压不会下降。

电容自谐振问题

我们用来滤波的电容器并不是理想的电容器，在系统中实际表现为理想电容与电感和电阻的串联。如图所示：

理想电容器与实际电容器的等效电路示意图

多层电容器(Muti-LayerCapacitor)在装配到PCB板上时会产生将近5nH的寄生电感，再加上约30m欧的引线电阻，其频率特性表现为如图所示的曲线。滤波电容将不是理想的低通滤波器，实际的插入损耗特性表现为以自谐振点为中心的带通滤波电路。

单个电容的实际幅频特性

两个电容串联时，由于ESL(等效串联电感)和ESR(等效串联电阻)的存在，会产生反谐振问题。下图给出了电容并联的等效原理。

并联电容的等效原理图

下图给出了它们的真实的幅度-频率特性。

并联电容的真实幅频特性

在将近15MHz到175MHz的一个较宽的频带内，并联电容的阻抗比单独一个大电容的阻抗要来的大，由于两电容产生了谐振，在150MHz处产生了一个阻抗的峰值，系统其他部分在该频率范围内产生的能量只能有很少的一部分被旁路到地平面。

ESR对并联电容幅频特性的影响

阻抗的峰值与电容器的ESR的值成反比，随着单板设计水平与器件性能的提高。并联电容的阻抗的峰值将会随着ESR的减小而增加，并联谐振峰值的形状与位置取决于PCB板的设计与电容的选择。

有几条原则应该了解:

1、随着ESR的减小，谐振点的阻抗会减小，但反谐振点的阻抗会增大:

2、n个相同电容并联使用时，最小阳抗口能小干ESRIn:

3、多个电容并联时，阻抗并不一定发生在电容的谐振点;

4、对于给定数量的电容器，比较好的选择是电容值在一个较大的范围内均匀展开，各个电容值的ESR适中，比较差的选择是仅有少量的电容值，而且电容的ESR都非常小。

ESL对并联电容幅频特性的影响

电容封装和结构不同，ESL也不同，几种典型封装电容的ESL如表所示：

电容的ESL与电容值一起决定电容器的谐振点与并联电容器的反谐振点的频率范围。在实际的设计中，应该尽量选用ESL小的电容器。

电容器的选择

对于射频（RF）设计而言，陶瓷电容器是一个很好的选择。对于EMI滤波器，对电容器的介质材料要求并不高，常见的松散介质如X7R、Y5V和Z5U也是不错的选择。在选择电容器时，绝对电容值、电容器的温度系数和电压变化系数通常并不是非常重要。不同类型和不同容值的电容器的滤波范围是不同的。下图显示了不同容值电容器的插入损耗对比效果。

不同容值的电容器的插入损耗

由上图可看出，同为0805封装的贴片陶瓷电容，001UF的电容比0.1UF的电容具有更好的高频。滤波特性：建议板极工作频率高于50MHZ的单板(如传输、MUSA的多数单板)全部使用。0.01UF的滤波电容，而不是我们目前大量采用的0.1UF的滤波电容。

去耦电容与旁路电容的设计建议

1.根据供应商提供的产品资料上的自谐振特性选择电容，以满足设计的时钟速率和噪声频率的需求。

2.在所需频率范围内尽可能加入更多的电容。例如，22nF的电容的自谐振频率接近11MHz，其有用阻抗（Z1欧姆）范围为6MHz到40MHz。在该频带范围内尽可能添加更多的电容，以实现所需的退耦水平。

3.在靠近每个IC电源管脚的位置至少放置一个去耦电容，以减小寄生阻抗。

4.旁路电容和IC尽可能放置在同一个PCB平面上。需要特别注意的是，在这两种布局中，Vcc网络只有一个点与Vcc平面相连。这样做可以确保IC内部和外部的噪声必须通过这个唯一的过孔连接到电源平面，过孔的附加阻抗有助于防止噪声扩散到系统的其他部分。

5.对于多时钟系统，可以根据图3-14所示的方式划分电源平面，并对每个区域使用合适容值的电容器。通过划分电源平面并隔离部分噪声和敏感器件，同时提供中等容值的分离。

6.对于时钟频率在较宽范围内变化的系统，旁路电容的选择可能会更具挑战性。一个较好的解决方案是并联放置两个容值接近2:1的电容器。这样可以提供一个较宽的低阻抗区域和较宽的旁路频率范围。在这种情况下，阻抗峰值仍然会出现，但小于15欧，而可用的频率范围（阻抗小于15欧）扩展到近3.25MHz到100MHz的范围。这种多退耦电容的方法仅在单个电容无法满足需要的较宽旁路频率范围时使用，并且容值必须保持在2:1的范围内，以避免阻抗峰值超过可用范围。

储能电容的设计

储能电容在保持供电电压稳定方面起着重要作用，特别是在负载快速变为最重时。根据用途的不同，储能电容可以分为两种类型：板极储能电容和器件级储能电容。

a.板极储能电容：主要用于确保负载快速变为最重时，单板各处的供电电压不会下降。在高频、高速单板（以及条件允许的背板）上，建议均匀地布置一定数量的较大容值的钽电容（如1μF、10μF、22μF、33μF等），以确保单板上各处的电压维持一致。

b.器件级储能电容：用于保证负载快速变为最重时，器件周围各处的供电电压不会下降。针对工作频率高、速率快、功耗大的器件，建议在其周围布置1-4个较大容值的钼电容（如1μF、10μF、22μF、33μF等），以确保器件在快速变换时保持稳定的工作电压。

在设计储能电容时，需要与去耦电容的设计区分开来。

以下是一些建议：

1.当单板上存在多种供电电压时，对于一种供电电压，储能电容仍然只选用一种容值的电容器。通常情况下，采用表贴封装的钽电容（钽电容）是一个不错的选择，可以根据需要选择容值如10μF、22μF、33μF等。

2.不同供电电压的芯片组成一个群落，储能电容在该群落内均匀分布，如下图所示：